音頻接口電路及其控制方法、音頻設(shè)備
基本信息

| 申請(qǐng)?zhí)?/td> | CN202110179586.2 | 申請(qǐng)日 | - |
| 公開(公告)號(hào) | CN112637102A | 公開(公告)日 | 2021-06-25 |
| 申請(qǐng)公布號(hào) | CN112637102A | 申請(qǐng)公布日 | 2021-06-25 |
| 分類號(hào) | H04L27/26;H04L7/04 | 分類 | 電通信技術(shù); |
| 發(fā)明人 | 陳千里;姚猛;梁小江;蒲莉娟 | 申請(qǐng)(專利權(quán))人 | 深圳市創(chuàng)成微電子有限公司 |
| 代理機(jī)構(gòu) | 深圳市君之泉知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 石孟華 |
| 地址 | 518055 廣東省深圳市南山區(qū)西麗街道西麗社區(qū)打石一路深圳國(guó)際創(chuàng)新谷八棟A座2201、2202、2203、2204、2205 | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本發(fā)明提供了一種音頻接口電路及其控制方法、音頻設(shè)備,該方法包括:仲裁邏輯電路分別測(cè)量各第二音頻接口與第一音頻接口之間的時(shí)鐘頻偏;對(duì)于各第二音頻接口,仲裁邏輯電路根據(jù)時(shí)鐘頻偏獲取其緩存深度的參考值和時(shí)鐘調(diào)整參數(shù)的第一當(dāng)前值;仲裁邏輯電路對(duì)各音頻接口配置緩存;仲裁邏輯電路檢測(cè)緩存狀態(tài),若檢測(cè)到第一緩存標(biāo)志事件,則確定相關(guān)的第二音頻接口,并增大其第一當(dāng)前值中的調(diào)整量和時(shí)鐘數(shù)量,若檢測(cè)到第二緩存標(biāo)志事件,則確定相關(guān)的第二音頻接口,并減小其第一當(dāng)前值中的調(diào)整量和增大時(shí)鐘數(shù)量。本發(fā)明能夠有效緩解一主模式的音頻接口和多個(gè)從模式的音頻接口之間,由于時(shí)鐘偏差導(dǎo)致音頻噪聲問(wèn)題的發(fā)生,并且更為簡(jiǎn)單高效。 |





