芯片輸入端上拉電阻的靜態(tài)功耗消除電路

基本信息

申請?zhí)?/td> CN201110025227.8 申請日 -
公開（公告）號 CN102185599B 公開（公告）日 2015-11-25
申請公布號 CN102185599B 申請公布日 2015-11-25
分類號 H03K17/78 分類 基本電子電路;
發(fā)明人 韓興成;韓雨亭 申請（專利權）人 蘇州聚元微電子股份有限公司
代理機構 - 代理人 -
地址 215000 江蘇省蘇州市工業(yè)園區(qū)金雞湖大道1355號國際科技園12B1-B3單元
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種芯片輸入端上拉電阻的靜態(tài)功耗消除電路，其包括一作為上拉電阻的NMOS管，所述NMOS管串聯(lián)在芯片內電源及芯片輸入端口之間，所述NMOS管的柵極與一控制電路的輸出端連接，所述芯片輸入端口與控制電路的一個或多個輸入端連接，所述控制電路還設有一與芯片內上電復位信號連接的輸入端，當所述上電復位信號為低電平時，所述控制電路控制所述NMOS管導通，當所述芯片輸入端口為低電平時，所述控制電路控制所述NMOS管截止。采用該電路無論外部驅動電路施加給芯片輸入端口上的電平狀態(tài)如何變化上拉電阻都不會流過靜態(tài)電流，因此也不會發(fā)生靜功耗。