基于高速串行通信的接口橋接電路及其方法
基本信息

| 申請?zhí)?/td> | CN201810205670.5 | 申請日 | - |
| 公開(公告)號 | CN108345555B | 公開(公告)日 | 2021-10-08 |
| 申請公布號 | CN108345555B | 申請公布日 | 2021-10-08 |
| 分類號 | G06F13/40;G06F13/38 | 分類 | 計算;推算;計數(shù); |
| 發(fā)明人 | 彭浩;李超;吳旭峰 | 申請(專利權(quán))人 | 算豐科技(北京)有限公司 |
| 代理機(jī)構(gòu) | 中科專利商標(biāo)代理有限責(zé)任公司 | 代理人 | 楊靜 |
| 地址 | 100176 北京市大興區(qū)北京經(jīng)濟(jì)技術(shù)開發(fā)區(qū)科谷一街8號院8號樓9層901(北京自貿(mào)試驗區(qū)高端產(chǎn)業(yè)片區(qū)亦莊組團(tuán)) | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本發(fā)明實施例公開了一種基于高速串行通信的接口橋接電路及其方法。該接口橋接電路包括PCIE接口模塊、AXI總線模塊、芯片鏈路模塊、轉(zhuǎn)換模塊、Serdes接口模塊和控制模塊,用于實現(xiàn)AI運(yùn)算加速板卡與主機(jī)之間連接的PCIE接口到AI加速處理芯片配置的Serdes接口之間的轉(zhuǎn)換。本發(fā)明實施例實現(xiàn)了AI加速處理芯片與上位主機(jī)之間以及級聯(lián)的多個AI加速處理芯片之間的高速互聯(lián)通信,提升了單個AI運(yùn)算加速板卡的運(yùn)算處理能力,并降低了AI加速處理芯片之間的接口復(fù)雜度。 |





