一種基于PD SOI工藝的體柵耦合ESD保護結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN201210150748.0 申請日 -
公開（公告）號 CN102655149B 公開（公告）日 2015-01-07
申請公布號 CN102655149B 申請公布日 2015-01-07
分類號 H01L27/02(2006.01)I 分類 基本電氣元件;
發(fā)明人 王忠芳;謝成民;李海松;趙德益;吳龍勝;劉佑寶 申請（專利權(quán)）人 西安西岳電子技術(shù)有限公司
代理機構(gòu) 西安通大專利代理有限責任公司 代理人 徐文權(quán)
地址 710054 陜西省西安市太乙路189號
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于PD?SOI工藝的體柵耦合NMOS?ESD保護結(jié)構(gòu)，在該結(jié)構(gòu)中柵極采用H型結(jié)構(gòu)，在H型柵的邊柵外側(cè)和內(nèi)側(cè)進行兩處體區(qū)P+注入，漏區(qū)采用N+深注入，將SOI基片上的硅膜穿通，源區(qū)采用N+淺注入，對SOI基片上的硅膜進行部分注入，以便在源區(qū)外側(cè)進行體區(qū)P+注入并將體區(qū)接觸引出，部分漏區(qū)利用SAB層對硅化物進行阻擋，形成鎮(zhèn)流電阻。使用時，將漏區(qū)連接到PAD，H型柵的邊柵外側(cè)的體區(qū)和柵極進行連接，源區(qū)和H型柵內(nèi)側(cè)的體區(qū)連接到地。本發(fā)明通過將H型柵的邊柵外側(cè)的體區(qū)和柵極進行連接，能夠充分利用漏體的寄生電容和源區(qū)下的體區(qū)寄生電阻組成耦合電路，在柵極耦合一定的電壓，降低該ESD保護結(jié)構(gòu)的開啟電壓，保證多個該結(jié)構(gòu)的均勻?qū)?，提高ESD保護能力。