一種處理器以及處理器內(nèi)置存儲器的控制方法

基本信息

申請?zhí)?/td> CN201610846171.5 申請日 -
公開（公告）號 CN106897234A 公開（公告）日 2017-06-27
申請公布號 CN106897234A 申請公布日 2017-06-27
分類號 G06F13/16;G06F1/03 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 王生洪 申請（專利權(quán)）人 常州新智源電子科技有限公司
代理機(jī)構(gòu) 南京經(jīng)緯專利商標(biāo)代理有限公司 代理人 王生洪;常州新智源電子科技有限公司
地址 美國紐約州約克高地市（鎮(zhèn)）克萊爾場街2386號
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種處理器以及處理器內(nèi)置存儲器的控制方法，該處理器包括內(nèi)置存儲器、至少一個(gè)相位可移動的時(shí)鐘驅(qū)動電路；內(nèi)置存儲器包括一個(gè)存儲器群，存儲器群包括至少一個(gè)存儲器模塊，各個(gè)存儲器模塊之間并行連接，存儲器模塊由相位可移動的時(shí)鐘驅(qū)動電路驅(qū)動。在控制方法中，處理器內(nèi)置存儲器采用一個(gè)相位可變(相位移動)的時(shí)鐘驅(qū)動，處理器通過移動驅(qū)動時(shí)鐘的相位或選擇不同相位的時(shí)鐘來控制存儲器的讀寫，以達(dá)到存儲器可以和系統(tǒng)內(nèi)不同時(shí)鐘區(qū)間(clock?domain)的功能塊之間進(jìn)行快速的數(shù)據(jù)交換。本發(fā)明既可以使存儲器工作在比較低的時(shí)鐘頻率以降低存儲器的功耗，又可以使存儲器能和不同的時(shí)鐘空間的功能塊實(shí)現(xiàn)快速的數(shù)據(jù)交換避免等待周期。