一種降低數(shù)字預(yù)失真中ADC采樣速率的方法及裝置

基本信息

申請?zhí)?/td> CN201410573047.7 申請日 -
公開（公告）號 CN104320095B 公開（公告）日 2017-09-22
申請公布號 CN104320095B 申請公布日 2017-09-22
分類號 H03F3/20(2006.01)I;H03F3/189(2006.01)I;H03F1/32(2006.01)I 分類 基本電子電路;
發(fā)明人 王宗浩;陳文華;蘇公喆 申請（專利權(quán)）人 優(yōu)鎵科技（北京）有限公司
代理機(jī)構(gòu) 北京清亦華知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 張大威
地址 100084 北京市海淀區(qū)100084-82信箱
法律狀態(tài) -

摘要

摘要 本發(fā)明提出了一種降低數(shù)字預(yù)失真中ADC采樣速率的方法及裝置，所述方法包括如下步驟：采用平移輸入方式將功率放大器的輸入信號與輸出信號進(jìn)行時間對齊；通過正向模型估計出所述功率放大器的正向模型參數(shù)；根據(jù)估計得到的正向模型參數(shù)，估計所述功率放大器的滿采樣率輸出信號；根據(jù)估計得到的所述功率放大器的輸出信號和實際功率放大器輸入信號建立逆向模型，估計出預(yù)失真器的參數(shù)；將所述預(yù)失真參數(shù)復(fù)制到預(yù)失真器以進(jìn)行數(shù)字預(yù)失真處理。本發(fā)明大幅度了降低設(shè)備對高速ADC的需求。