一種芯片端口的抗雷擊檢測(cè)方法
基本信息

| 申請(qǐng)?zhí)?/td> | CN201911414685.3 | 申請(qǐng)日 | - |
| 公開(公告)號(hào) | CN111103527B | 公開(公告)日 | 2022-05-10 |
| 申請(qǐng)公布號(hào) | CN111103527B | 申請(qǐng)公布日 | 2022-05-10 |
| 分類號(hào) | G01R31/28(2006.01)I;G01R31/12(2006.01)I | 分類 | 測(cè)量;測(cè)試; |
| 發(fā)明人 | 郎靜;劉若曦;晁苗苗;李瀟;朱曉東;門萌萌 | 申請(qǐng)(專利權(quán))人 | 西安翔騰微電子科技有限公司 |
| 代理機(jī)構(gòu) | 西安嘉思特知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) | 代理人 | - |
| 地址 | 710065陜西省西安市西安市高新一路25號(hào)創(chuàng)新大廈S303室 | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本發(fā)明公開了一種芯片端口的抗雷擊檢測(cè)方法,包括:分別獲取待測(cè)芯片端口相對(duì)于電源端、接地端及剩余芯片端口的電流電壓曲線;對(duì)待測(cè)芯片端口進(jìn)行雷電間接效應(yīng)試驗(yàn);在雷電間接效應(yīng)試驗(yàn)后,再次獲取待測(cè)芯片端口相對(duì)于電源端、接地端及剩余芯片端口的電流電壓曲線;對(duì)待測(cè)芯片的性能和功能進(jìn)行測(cè)試,獲得雷電間接效應(yīng)試驗(yàn)后待測(cè)芯片的性能參數(shù)和功能參數(shù);對(duì)雷電間接效應(yīng)試驗(yàn)前后的電流電壓曲線進(jìn)行對(duì)比,獲得曲線對(duì)比結(jié)果;根據(jù)性能參數(shù)、功能參數(shù)和曲線對(duì)比結(jié)果判斷待測(cè)芯片端口是否合格。本發(fā)明的芯片端口的抗雷擊檢測(cè)方法能夠在芯片經(jīng)受雷電間接效應(yīng)試驗(yàn)后且芯片功能和性能測(cè)試合格的情況下,檢測(cè)芯片端口的隱性損傷。 |





