超寬帶晶圓級封裝匹配結(jié)構(gòu)
基本信息

| 申請?zhí)?/td> | CN202210123804.5 | 申請日 | - |
| 公開(公告)號 | CN114496986A | 公開(公告)日 | 2022-05-13 |
| 申請公布號 | CN114496986A | 申請公布日 | 2022-05-13 |
| 分類號 | H01L23/538(2006.01)I;H05K1/02(2006.01)I | 分類 | 基本電氣元件; |
| 發(fā)明人 | 王璞;劉強;郭齊 | 申請(專利權(quán))人 | 成都天成電科科技有限公司 |
| 代理機構(gòu) | 北京細軟智谷知識產(chǎn)權(quán)代理有限責任公司 | 代理人 | - |
| 地址 | 610000四川省成都市成都高新區(qū)肖家河環(huán)三巷2號 | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本申請涉及一種超寬帶晶圓級封裝匹配結(jié)構(gòu),包括:芯片晶圓級封裝部分和PCB部分,芯片晶圓級封裝部分包括:封裝襯底、芯片、第一鈍化層、RDL、第二鈍化層、UBM和焊球。芯片包括:功能面、底面和芯片焊盤;芯片的底面鑲嵌在封裝襯底中,且芯片的功能面外露;第一鈍化層包括:第一鈍化層金屬通孔;第一鈍化層設(shè)置在芯片的功能面外側(cè),且第一鈍化層金屬通孔中心與芯片焊盤中心對齊;RDL包括:RDL信號線和RDL金屬接地;RDL設(shè)置在第一鈍化層外側(cè);UBM包括:信號UBM和接地UBM;UBM設(shè)置在第二鈍化層中;第二鈍化層設(shè)置在RDL外側(cè);芯片通過焊球和PCB部分垂直互連;其中,RDL信號線設(shè)置有匹配節(jié),用于調(diào)節(jié)第一鈍化層金屬化通孔和信號UBM之間的阻抗失配。 |





