一種信號(hào)發(fā)生器變更設(shè)置參數(shù)的方法

基本信息

申請(qǐng)?zhí)?/td> CN202210091427.1 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN114443536A 公開(kāi)（公告）日 2022-05-06
申請(qǐng)公布號(hào) CN114443536A 申請(qǐng)公布日 2022-05-06
分類號(hào) G06F13/38（2006.01）I;G06F13/16（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 李陽(yáng);段宇;時(shí)劍;王夏威 申請(qǐng)（專利權(quán)）人 西安凱銳測(cè)控科技有限公司
代理機(jī)構(gòu) - 代理人 -
地址 710000陜西省西安市高新區(qū)錦業(yè)一路85號(hào)2幢1單元10101室
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種信號(hào)發(fā)生器變更設(shè)置參數(shù)的方法，通過(guò)橋接芯片將PC總線轉(zhuǎn)化為局部總線，局部總線通過(guò)局部總線讀寫邏輯進(jìn)行寄存器的解析；PC機(jī)通過(guò)DA輸出數(shù)據(jù)寄存器將數(shù)據(jù)寫入到FPGA SRAM1存儲(chǔ)體內(nèi)，再通過(guò)DA控制寄存器將DA輸出指令傳輸?shù)紽PGA，F(xiàn)PGA控制DA輸出SRAM1存儲(chǔ)體內(nèi)的波形數(shù)據(jù)；PC機(jī)通過(guò)DA輸出數(shù)據(jù)寄存器將數(shù)據(jù)寫入到FPGA SRAM2存儲(chǔ)體內(nèi)，F(xiàn)PGA檢測(cè)當(dāng)前輸出的波形，當(dāng)波形輸出到當(dāng)前周期的最后一個(gè)點(diǎn)時(shí)，F(xiàn)PGA進(jìn)行波形切換，DA輸出SRAM2存儲(chǔ)體內(nèi)的波形數(shù)據(jù)；通過(guò)切換存儲(chǔ)體SRAM1和存儲(chǔ)體SRAM2的波形數(shù)據(jù)對(duì)輸出信號(hào)進(jìn)行控制。本發(fā)明使用FPGA模擬時(shí)序的方式對(duì)DA芯片進(jìn)行控制，解決信號(hào)發(fā)生器變更參數(shù)產(chǎn)生波形畸變的問(wèn)題。