一種減少計算機內(nèi)存占用的結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN202022156443.3 申請日 -
公開（公告）號 CN213601206U 公開（公告）日 2021-07-02
申請公布號 CN213601206U 申請公布日 2021-07-02
分類號 G06F12/02（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 時劍;童軍明;王夏威 申請（專利權(quán)）人 西安凱銳測控科技有限公司
代理機構(gòu) - 代理人 -
地址 710000陜西省西安市高新區(qū)錦業(yè)一路85號2幢1單元10101室
法律狀態(tài) -

摘要

摘要 本實用新型涉及一種減少計算機內(nèi)存占用的結(jié)構(gòu)，包括PC地址映射，橋接芯片，邏輯時序控制，內(nèi)存芯片，在1553B總線模塊設(shè)計中，使用FPGA或控制器通過模擬SDRAM/DDR存儲體的時序，PCI/PCIE總線端只占用兩個32bit的內(nèi)存空間，只使用一個或兩個寄存器地址就可以完成存儲體的訪問，減少PC內(nèi)存的大量占用，使用CPCI總線，PXI總線，PCIE總線，ISA總線或其他的計算機總線替代PCI總線對模塊硬件進行操作，采用嵌入式平臺，使用局部總線，并行總線或串行總線對存儲器進行時序模擬操作，存儲體不限于SDRAM，大容量存儲設(shè)備均可以采用此方法進行內(nèi)存占用的優(yōu)化，解決了同一臺計算機上，同時使用多個1553B板卡，由于內(nèi)存占用過大，內(nèi)存分配出錯或無法安裝多個板塊的情況。