一種集成于FPGA的動(dòng)態(tài)多啟動(dòng)電路與FPGA
基本信息

| 申請(qǐng)?zhí)?/td> | CN202110267498.8 | 申請(qǐng)日 | - |
| 公開(公告)號(hào) | CN113035253A | 公開(公告)日 | 2021-06-25 |
| 申請(qǐng)公布號(hào) | CN113035253A | 申請(qǐng)公布日 | 2021-06-25 |
| 分類號(hào) | G11C16/08;G06F12/06;G11C8/10 | 分類 | 信息存儲(chǔ); |
| 發(fā)明人 | 蔡旭偉;張亭亭;古生霖;王興興;賈紅;陳維新;韋嶔;程顯志 | 申請(qǐng)(專利權(quán))人 | 廈門智多晶科技有限公司 |
| 代理機(jī)構(gòu) | 西安嘉思特知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) | 代理人 | 劉長(zhǎng)春 |
| 地址 | 361012 福建省廈門市火炬高新區(qū)火炬園火炬路56-58號(hào)火炬廣場(chǎng)南樓304-20號(hào) | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本發(fā)明涉及一種集成于FPGA的動(dòng)態(tài)多啟動(dòng)電路與FPGA,該電路包括:接收模塊、重配置觸發(fā)模塊、地址選擇模塊以及重配置模塊,其中,接收模塊,用于接收編碼數(shù)據(jù);重配置觸發(fā)模塊,用于對(duì)編碼數(shù)據(jù)進(jìn)行譯碼,得到譯碼數(shù)據(jù),并判斷譯碼數(shù)據(jù)是否與預(yù)設(shè)的重配置特征碼匹配,若匹配則觸發(fā)重配置,并根據(jù)匹配的重配置特征碼選取對(duì)應(yīng)的重配置模式;地址選擇模塊,用于讀取地址選擇控制字,并根據(jù)地址選擇控制字選擇相應(yīng)模式的啟動(dòng)地址;重配置模塊,用于根據(jù)選取的重配置模式以及啟動(dòng)地址讀取配置數(shù)據(jù)完成重配置過程。本發(fā)明的集成于FPGA的動(dòng)態(tài)多啟動(dòng)電路,通過四組編碼啟動(dòng)用戶重配置,相比于使用指令集方式更為簡(jiǎn)便易用。 |





