集成電路版圖引腳的設(shè)置方法及裝置

基本信息

申請?zhí)?/td> CN201711443221.6 申請日 -
公開（公告）號 CN108304614B 公開（公告）日 2021-10-22
申請公布號 CN108304614B 申請公布日 2021-10-22
分類號 G06F30/392 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 唐小英 申請（專利權(quán)）人 合芯科技（蘇州）有限公司
代理機(jī)構(gòu) 北京三聚陽光知識產(chǎn)權(quán)代理有限公司 代理人 吳黎
地址 215163 江蘇省蘇州市高新區(qū)科技城學(xué)森路9號3號樓
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種集成電路版圖引腳的設(shè)置方法及裝置。集成電路版圖引腳的設(shè)置方法包括：提取當(dāng)階層電路模塊的電路引腳的引腳信息；判斷當(dāng)階層版圖模塊是否存在下階層版圖模塊，以及當(dāng)階層版圖模塊中是否包含有信號線，其中，當(dāng)階層版圖模塊為與當(dāng)階層電路模塊對應(yīng)的版圖模塊；當(dāng)當(dāng)階層版圖模塊不存在下階層版圖模塊，且當(dāng)階層版圖模塊中包含有信號線時(shí)，根據(jù)當(dāng)階層電路模塊的電路引腳的引腳信息以及信號線的信號線信息生成當(dāng)階層版圖模塊的版圖引腳。解決了在現(xiàn)有技術(shù)中在設(shè)置版圖引腳時(shí)，工作效率低的問題。