一種在FPGA上運行卷積神經(jīng)網(wǎng)絡(luò)的方法和裝置

基本信息

申請?zhí)?/td> CN201910075397.3 申請日 -
公開（公告）號 CN109840589B 公開（公告）日 2021-09-24
申請公布號 CN109840589B 申請公布日 2021-09-24
分類號 G06N3/04;G06N3/08 分類 計算；推算；計數(shù);
發(fā)明人 陳海波 申請（專利權(quán)）人 深蘭人工智能芯片研究院（江蘇）有限公司
代理機構(gòu) 北京同達信恒知識產(chǎn)權(quán)代理有限公司 代理人 黃志華
地址 213161 江蘇省常州市武進區(qū)常武中路18號常州科教城創(chuàng)研港4號樓103
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種在FPGA上運行卷積神經(jīng)網(wǎng)絡(luò)的方法和裝置，用于解決現(xiàn)有技術(shù)中在FPGA上運行卷積神經(jīng)網(wǎng)絡(luò)時，存在實施步驟繁瑣、時間成本高的問題。方法包括：上位機根據(jù)預設(shè)的量化位寬計算對卷積神經(jīng)網(wǎng)絡(luò)模型的每個卷積層的各個計算參數(shù)進行量化的壓縮尺度；根據(jù)每個卷積層對應(yīng)的壓縮尺度，確定出FPGA在執(zhí)行該卷積層的運算時，該FPGA對該卷積層進行卷積計算所使用的卷積核權(quán)重Wf、對該卷積層的卷積計算結(jié)果進行移位操作的移位尺度參數(shù)scalef以及對該卷積層的移位計算結(jié)果進行偏置操作的偏置Biasf；將每個卷積層對應(yīng)的Wf、scalef以及Biasf寫入該FPGA，以使該FPGA在運行該卷積神經(jīng)網(wǎng)絡(luò)模型時，基于每個卷積層對應(yīng)的Wf、scalef以及Biasf執(zhí)行該卷積層的運算。